ऑटोमोटिव इलेक्ट्रिक ड्राइव सिस्टम लगातार उच्च वोल्टेज (1200V) और एकीकरण के उच्च स्तर की ओर विकसित हो रहा है। विशेष रूप से, "एम्बेडेड डाई सब्सट्रेट पैकेज" का उच्च एकीकरण पारंपरिक पैकेजिंग पर अतुलनीय लाभ लाता है: छोटे आकार, बेहतर गर्मी अपव्यय, बेहतर विद्युत प्रदर्शन (कम इंडक्शन, कम प्रतिरोध), और उच्च विश्वसनीयता। इसी समय, अत्यधिक एकीकृत और उच्च वोल्टेज अनुप्रयोग इन नए प्रकार के पैकेजिंग की इन्सुलेशन विशेषताओं के लिए नई चुनौतियों का सामना करते हैं: आंशिक निर्वहन।
यह विभिन्न पैकेजिंग सामग्रियों के इंटरफ़ेस में किनारे की समाप्ति के कारण होता है, जबकि विभिन्न ढांकता हुआ गुणों के साथ अन्य सामग्रियों पर स्विच करते हुए, जो इंटरफ़ेस में विद्युत क्षेत्र की उच्च एकाग्रता का कारण बनता है। विशेष रूप से उन पदों पर जहां पैकेजिंग के आंतरिक इन्सुलेशन प्रणाली के भीतर सूक्ष्म स्थानीय दोष (बुलबुले, दरारें, अशुद्धियां, आदि) हैं। आंशिक डिस्चार्ज की घटना चिप के चारों ओर पैकेजिंग सामग्री के आगे डिस्चार्ज कार्बोज़ेशन को बढ़ावा देती है, और गंभीर मामलों में, उच्च विद्युत क्षेत्र क्षणिक ऊर्जा की रिहाई भी खराब कोटिंग सुरक्षा के साथ चिप्स के किनारों को नुकसान पहुंचा सकती है।
GRGTEST इस आधार के आधार पर, आगे के शोध ने एम्बेडेड प्लेट चरण संरचना में 1200 VSIC चिप पैकेजिंग के स्थानीय निर्वहन की घटना को सत्यापित किया। गहराई से शोध के माध्यम से, हम सत्यापित करते हैं कि विनाशकारी भौतिक विश्लेषण के साथ संयुक्त स्थानीय डिस्चार्ज परीक्षण एक प्रभावी विश्लेषण हो सकता है, यह जांचने के लिए कि क्या इस तरह की विशेष पैकेजिंग संरचनाओं में सूक्ष्म दोष हैं। वास्तविक परीक्षण के परिणाम न केवल उपरोक्त विद्युत क्षेत्र सिमुलेशन द्वारा निर्दिष्ट विशिष्ट विफलता स्थान और आकृति विज्ञान की पुष्टि करते हैं, बल्कि चिप के चारों ओर पैकेजिंग छेद के दोष के कारण होने वाली विशिष्ट विफलता मोड को भी स्पष्ट करते हैं।
केंद्र सक्रिय रूप से फ्रंटियर तकनीक से बाहर निकलता है, और पावर पैकेजिंग और 2.5 डी जैसे उन्नत पैकेजिंग क्षेत्रों में समृद्ध विश्लेषणात्मक अनुभव संचित किया है। इसी समय, ग्राहक अनुसंधान और विकास फ्रंट लाइन के करीब, गैर-मानक विश्लेषण और सत्यापन कार्य की एक श्रृंखला को पूरा करने के लिए गहराई से सहयोग।
